Un asservissement analogique quip dun correcteur P.I.

numrique
Serge Dusausay
dusausay@isim.univ-montp2.fr Institut des Sciences de lIngnieur de Montpellier, Dpartement Micro-lectronique et Automatique. Universit Montpellier 2, Place Eugne Bataillon, 34000 Montpellier.

Ce document donne un exemple de ralisation pratique qui met en commun plusieurs disciplines de notre scolarit : automatique, lectronique analogique, lectronique numrique, VHDL. Il sagit dun projet qui consiste laborer un correcteur numrique insr dans un asservissement analogique. Ce sujet ouvre la discussion sur de nombreux points, dont le codage des nombres, trait particulirement en fin darticle. Des trs larges complments sont donns sur : http://membres.lycos.fr/cepls/assnum/ Mots cls : correcteur numrique, asservissement, circuit programmable, VHDL, CAN, CNA.

1. Objectifs pdagogiques de ce projet

mettre en uvre les circuits numriques programmables, ainsi que certains circuits intgrs (C.A.N., C.N.A., comparateur), comparer, matriel impos, les performances des asservissements analogique et numrique.

2. Spcifications, contraintes
2.1. Ressources matrielles le circuit programmable EEPROM est le 7128S (Altera) mont sur une carte de dveloppement quipe dun connecteur dentre/sortie, les divers composants de base sont cbler sur une plaque dessais, pour la mise au point finale : banc moteur (M.C.C. aimants permanents command par linduit) utilis lors de manipulations dautomatique en premire anne. 2.2. Ressources logicielles, sur PC Max Plus 2 dAltera, version tudiant 9.23, Matlab, Simulink. 2.3. Cahier des charges Le sujet reprend partiellement une tude ralise en T.P. de premire anne. Il a t montr alors, quavec des hypothses de systme linaire, que la chane [ ampli de puissance + moteur + capteur de vitesse ] pouvait se modliser par H(p) :

H(p)= A , avec A = 1,25 et = 50 ms. 1+ p On dsire une monte en vitesse selon une loi du premier ordre, 2 fois plus rapide que celle du moteur seul, et une erreur statique nulle. Il faut alors un correcteur du type P.I. : Cor(p)=k p + ki , avec kp = 1,6 et ki = 32 s-1. p Ainsi rgle dans ces conditions, la T.B.F. est : 1 TBF ( p) = , avec = 25 ms. 1+' p

En version numrique , le projet complet peut donc tre modlis par :

+-

A/N

P.I.

N/A

H(p)

Fig. 1 : schma fonctionnel complet

On dsire conserver les mmes performances : monte en vitesse selon une constante de temps quivalente = 25 ms, et signal derreur nul en vitesse stabilise.

3. tude et simulations
3.1. quation du P.I. numrique Le P.I. numrique est tabli par la mthode de linvariant indiciel de la boucle ferme : Lquivalent en z de 1 est : 1+' p 1exp(T ) ' , T : priode dhorloge M(z)= T ) z exp( '

KI z 1 qui admet pour quation aux diffrences, en posant n son entre et sn sa sortie : sn = sn-1 + KP n (KP - KI) n-1 Les valeurs de KP et KI sont lies la frquence dhorloge. Par exemple : T = 5 ms (200 Hz) T = 2 ms (500 Hz) KP = 1,5238... KP = 1,5686... KI = 0,145... KI = 0,0615... (KP - KI) = 1,3788 (KP - KI) = 1,5071 Une frquence dchantillonnage leve ncessite une rsolution leve pour coder le nombre KI, et par consquence (KP - KI). Un compromis semble tre FCLK = 200 Hz : sn = sn-1 + 1,5238 n 1,3788 n-1

Le correcteur P.I. est : PI ( z ) = K P +

une vrification analogique du P.I. numrique en tenant compte des codes de binaire naturel dcal utiliss par les CNA et CAN travaillant avec des tensions bipolaires. (Figure 3, reporte en fin darticle, pour plus de clart)
3.4. Simulation du systme complet Des simulations Simulink permettent : - de confirmer facilement la thorie des systmes boucls chantillonns (stabilit, choix de la frquence dhorloge), - de vrifier la robustesse du systme boucl (influence des retards, dcalage ventuel entre les horloges, prise en compte de certains dfauts). Est prsent en figure 4 le montage modlis de lasservissement.

3.2. Structure du P.I. numrique Les contraintes matrielles orientent la ralisation du filtre numrique vers une structure base dadditionneurs. Pour ce faire, on utilise lquation aux diffrences arrondie : sn = sn-1 + 1,53125 n 1,375 n-1 ce qui donne le schma en figure 2 (en arithmtique complment 2) :

Fig. 4 modlisation complte sous Simulink

Cette simulation mixte , qui runit le correcteur numrique et le processus analogique, montre que le cahier des charges est respect. (Figure 5)

Fig. 2 fonction sn = sn-1 + 1,53125 n 1,375 n-1 2-n X est obtenu par n dcalages signs de X.

3.3. Simulation du P.I. numrique Pour que le schma complet ainsi que des diverses sorties utilises en points test puissent tre implants dans un 7128S, les bus internes et externes sont limits 8 bits. Des simulations MaxPlus2 permettent de vrifier le schma ou le code VHDL du circuit ralisant lquation aux diffrences. Le test le plus simple consiste injecter en entre du P.I. un chelon. Afin de mieux interprter le comportement du P.I. numrique, on ralise

Fig. 5 Rsultat Simulink : rponse indicielle

La sortie prsente une rponse temporelle dun premier ordre, la valeur finale (1,5 V) est atteinte 95 % en 75 ms.

4. Rsultats exprimentaux
4.1. Test du P.I. seul, hors asservissement On ne connecte que la chane [ CAN + P.I. + CNA ]. En entre, on place un signal carr. La figure 6 montre la sortie en forme de rampe.

processus (chantillonn) observations, en figure 8.

confirment

ces

Fig. 6 : Rponse lchelon du correcteur P.I.

Signal derreur (t): 1 V /c, entre du P.I. La sortie du P.I. 2 V /c est reconnaissable par son aspect discrtis. 4.3. Autre frquence dhorloge La complexit du schma dune part, et la discrtisation dautre part, incitent choisir une frquence dhorloge de valeur plus leve. Prenons FCLK = 500 Hz. Il vient : sn = sn-1 + 1,5686 n 1,5071 n-1 soit, aprs arrondi : sn = sn-1 + 1,5625 n 1,5 n-1 Ce qui donne le schma suivant (figure 9) :

Fig. 8 : erreur et sortie du correcteur P.I.

Laction du correcteur Proportionnel est reconnaissable sur les transitions, qui sont reportes en sortie amplifies par un coefficient multiplicatif, ici proche de 1,7. Laction du correcteur Intgral est reconnaissable par la pente que prsente la sortie quand lentre est constante. Cela permet de dterminer ki, ici proche de 34 s-1. Dans un correcteur P.I. analogique, le signal est limit par les tensions dalimentation. Ici, en numrique, on remarque quen cas de dpassement, le signal passe de + 5V 5V puis continue son volution linaire.
4.2. Test de lensemble Le fonctionnement global est rsum sur le chronogramme montrant lentre et la sortie de lasservissement (figure 7).

Fig. 9 fonction sn = sn-1 + 1,5625 n 1,5 n-1

Par rapport la version 200 Hz, le schma est plus simple (5 additionneurs au lieu de 6). Aprs implantation, les essais montrent ces chronogrammes entre / sortie (figure 10) :

Fig. 7 : rponse lchelon

La sortie du systme boucl volue par une loi du premier ordre, constante de temps de 25 ms. Le temps de stabilisation est de 75 ms. Il existe une trs faible erreur statique, infrieure 40 mV. Les chronogrammes du signal derreur (analogique) et du signal qui attaque le

Fig. 10 : rponse lchelon (FCLK = 500 Hz)

Le temps de stabilisation est toujours de 75 ms.

Mais il existe une erreur statique, denviron 200 mV. Son origine est tout simplement le codage sur 8 bits avec sa perte dinformation quand on ralise des dcalages successifs vers la droite (le coefficient 0,0625 obtenu par 4 divisions par 2, ce qui entrane une zone morte de 15 quantum). Ce phnomne, qui se modlise trs bien sous Simulink (en introduisant une zone morte), peut tre combattu en largissant la taille des oprandes, en interne ou en externe (ce qui est possible car le C.A.N. est, en fait, un 12 bits) mais en contrepartie, occasionne un schma qui ne peut plus tre implant dans un 7128S. De choisir une frquence dhorloge 500 Hz nest donc pas un bon compromis.

5. Conclusion
Les rsultats obtenus sont en accord avec la thorie, et montrent que le cahier des charges est respect. Lapport du numrique est ici purement pdagogique, et largit la discussion sur des notions diverses et varies, comme le compromis prcision / intgration, choix de la mthode de synthse, performances compares La souplesse des circuits programmables permet de raliser aisment une multitude dessais (par exemple des correcteurs simplifis), ce qui forme galement une approche par tapes, indispensable pour un projet de cette complexit.

Des complments (calculs, schma complet, code source VHDL, photos.) sont donns sur : http://membres.lycos.fr/cepls/assnum/

Fig.3 : rsultats Maxplus2 : essai lchelon du P.I. seul (voir texte paragraphe 3.3)

Les valeurs analogiques sont issues des CNA et CAN, de dynamique thorique 5 V, + 4,961 V et de quantum (q) = 39,06 mV. Les conditions initiales sont nulles (128) 1) On applique un chelon positif de 28 q, soit 1,094 V. En sortie du P.I. on observe un chelon de 42 q, (justifi par KP = 1,53125, aux arrondis prs), soit 1,64 V. Puis la sortie du P.I. crot avec une pente de 4 q par TCLK, soit, en analogique, une pente de 31,2 V/s, ce qui est quivalent ki 29 s-1.

2) Puis on applique un chelon ngatif de 41 q, soit 1,578 V. En sortie du P.I. on observe un chelon ngatif de 62 q, soit 2,421 V. Puis la sortie dcrot, avec une pente de 2 q par TCLK, soit 15,6 V/s, ce qui est quivalent ki 32 s-1. La dispersion est justifie par les troncatures, relativement importantes dans cet essai. Remarque : ce P.I. a t dtermin par linvariant indiciel de toute la boucle ferme. Il ne faut donc pas chercher une parfaite similitude avec lessai indiciel du P.I. seul.