Amplificadores Diferenciais

Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II
1
AMPLIFICADORES DIFERENCIAIS
O par diferencial ou amplificador diferencial uma das configuraes mais usadas
no projecto de circuitos integrados (IC) analgicos. Um dos exemplos mais
conhecidos o andar de entrada dos amplificadores operacionais.
Introduo
Inicialmente inventados para serem usados em circuitos com vlvulas foram depois
implementados em circuitos com transstores bipolares (BJTs). Foi no entanto com o
aparecimento dos circuitos integrados que estes circuitos se tornaram muito
populares nas tecnologias bipolares e MOS.
Existem duas razes para que estes circuitos sejam to indicados para o fabrico em
IC:
- Como o desempenho desta configurao depende fortemente do grau de
similaridade entre os dois lados do circuito, a implementao em IC indicada, visto
que permite a fabricao de componentes praticamente iguais.
- Esta configurao utiliza mais componentes (aprox. o dobro dos circuitos
single-end) podendo muito mais facilmente ser compactada em IC.
ELECTRNICA II
2
Introduo
Existem duas razes fundamentais para o uso de circuitos diferenciais
preferencialmente a circuitos single-end:
1 Os circuitos diferenciais so mais imunes ao rudo e a interferncias.
Considere-se que dois fios transportam uma pequena tenso diferencial e que essa
tenso sofre uma interferncia (indutiva ou capacitiva). Como os dois fios esto
fisicamente prximos, a tenso induzida nos fios (i.e., entre cada um dos fios e a
massa) igual. Como o sistema diferencial apenas a diferena entre os dois fios
detectada, logo fica imune ao rudo.
2 A outra razo tem a ver com o facto das configuraes permitirem polarizaes
e acoplamentos entre andares sem a necessidade de condensadores de by-pass e
de acoplamento como aqueles usados em amplificadores discretos. Esta outra
das razes pela qual os circuitos diferenciais so indicados para fabrico em IC,
onde o uso de grandes condensadores economicamente proibitivo.
ELECTRNICA II
3
O par diferencial MOS
Fig. 1
Na Fig. 1 temos representado um par diferencial MOS formado por dois transstores
iguais (matched pair) Q
1
e Q
2
, com as suas sources ligadas e polarizados com uma
fonte de corrente I.
Vamos admitir que a fonte de corrente ideal e tem resistncia de sada infinita.
Neste caso os drenos esto ligados a uma tenso de alimentao positiva atravs de
R
D
, sendo no entanto comum o uso de cargas activas (fontes de corrente).
ELECTRNICA II
4
Fig. 2
De forma a verificarmos o funcionamento do
par diferencial vamos considerar inicialmente
as gates ligadas entre si, e por sua vez ligadas
a uma tenso de modo comum (v
CM
).
Devido simetria, a corrente I divide-se
igualmente pelos dois transstores i
D1
=i
D2
=I/2,
sendo a tenso nas sources dada por
(1)
Desprezando a modulao do canal, V
GS
e
I
D
/2 esto relacionados por
Funcionamento com uma tenso de entrada em modo comum
(2)
Ou em termos da tenso de overdrive V
OV
(V
OV
=V
GS
-Vt)
(3)
ELECTRNICA II
5
As tenses nos drenos so dadas por
(4)
(Diferena entre tenses
nos drenos nula)
Suponhamos que existe uma variao de v
CM
. Enquanto Q
1
e Q
2
estiverem na
saturao, a corrente I vai se dividir de forma idntica entre Q
1
e Q
2
, de forma a manter
as tenses no drenos iguais. Diz-se que o par diferencial no responde (rejeita) as
entradas de modo comum.
Uma importante especificao de um amplificador diferencial so os seus limites
tenso de entrada em modo comum (input common-mode range). Esta a gama de v
CM
para a qual o par diferencial funciona correctamente.
O valor mais elevado de v
CM
limitado de forma
a que Q
1
e Q
2
se mantenham na saturao
(5)
(saturao: V
GD
<V
t
)
O valor mais baixo de v
CM
dado pela tenso
mnima necessria (V
CS
) (cs - current source) para
que a fonte de corrente funcione correctamente
(6)
ELECTRNICA II
6
Funcionamento com uma tenso diferencial
Vamos agora aplicar uma tenso diferencial v
id
gate de Q
1
colocando a gate de Q
2
massa
como se mostra na Fig.3.
Fig. 3
Como v
id
=v
GS1
-v
GS2
, facilmente se verifica para
v
id
>0: v
GS1
>v
GS2
, i
D1
>i
D2
e a tenso de sada (v
D2
-
v
D1
) positiva.
Por outro lado para v
id
<0: v
GS1
<v
GS2
, i
D1
<i
D2
e a
tenso de sada (v
D2
-v
D1
) negativa.
Pelo exposto verifica-se que o par diferencial responde a uma entrada diferencial
colocando uma sada diferencial correspondente entre os dois drenos.
Neste ponto interessante verificar qual o valor de v
id
que faz com que toda a
corrente de polarizao circule num dos transstores. Na parte positiva isto verifica-se
quando v
GS1
atinge um valor tal que corresponde a i
d1
=I e v
GS2
reduzida a um valor
igual a V
t
(pois I
d2
=0), dando origem a V
s
=-V
t
. O valor de v
GS1
ento dado por
ELECTRNICA II
7
(7)
Sendo V
OV
a tenso de overdrive correspondente a uma corrente de dreno de I/2 (Eq. 3).
O valor de v
id
para o qual a corrente I circula na totalidade em Q
1
ento dado por
(8)
Caso v
id
aumente acima de i
D1
mantm-se constante e igual a I (corrente
mxima), v
GS1
mantm-se igual a e v
s
aumenta pois (v
id|
=v
GS1
+v
s|
), logo Q
2
fica off.
OV
V 2
( )
OV
V Vt 2 +
O mesmo raciocnio pode ser efectuado do sentido contrrio (at v
id
atingir ),
estando nessa situao Q
1
off e Q
2
a conduzir toda a corrente I.
OV
V 2
ELECTRNICA II
8
A corrente pode ento ser comutada de um transstor para outro atravs da variao
de v
id
dentro da gama de funcionamento do modo diferencial
(9)
De notar que assumimos que Q
1
e Q
2
se mantm na saturao mesmo quando um
deles conduz a totalidade da corrente I.
Para usar o par diferencial como amplificador diferencial a tenso v
id
mantida
baixa. Como resultado a corrente num dos transstores aumenta AI proporcionalmente
a v
id
para (I/2+AI). Simultaneamente no outro transstor a corrente diminui o mesmo
valor (I/2-AI). Um sinal de tenso -AIR
D
aparece num dos drenos e um outro sinal AIR
D
no outro dreno. A tenso de sada entre os dois drenos 2AIR
D
, que proporcional
entrada diferencial v
id
.
ELECTRNICA II
9
Funcionamento com grandes sinais
Vamos agora obter expresses para as correntes nos drenos i
D1
e i
D2
em termos de
sinal diferencial de entrada v
id
=v
G1
-v
G2
, usando para isso a Fig. 4. Vamos admitir que Q
1
e
Q
2
esto sempre fora da zona de trodo e como simplificao que os transstores so
perfeitamente iguais, desprezando ainda a modulao do canal e o efeito do corpo.
Fig. 4
Comeando por exprimir as correntes de dreno de Q
1
e Q
2
(10)
(11)
Aplicando razes quadradas
(12)
(13)
ELECTRNICA II
10
Subtraindo ento (13) a (12) vamos obter
(15)
Pela Fig. 4 verifica-se que
(14)
A fonte de corrente constante impe que
(16)
As eq. (15) e (16) contm as duas incgnitas i
D1
e i
D2.
Elevando ao quadrado a eq. (15)
e usando a eq. (16) vamos obter
(17)
Substituindo i
D2
=I-i
D1
e elevando ao quadrado obtemos uma equao quadrtica em
i
D1
, que pode ser resolvida originando como soluo
(18)
ELECTRNICA II
11
Como um incremento em i
D1
acima do ponto de polarizao (I/2) deve ter a mesma
polaridade do que v
id
, apenas a raiz com sinal + faz sentido fsico
(19)
Analogamente para i
D2
vamos obter
(20)
Para o ponto de funcionamento
em repouso (v
id
=0) temos
As correntes de dreno
podem ento ser dadas por
(21)
ELECTRNICA II
12
A eq. (21) permite substituir nas eq. (19) e (20) por e obter i
D1
e i
D2
de
forma alternativa
(22)
(23)
Estas equaes descrevem o efeito da
aplicao de uma entrada diferencial v
id
nas correntes i
D1
e i
D2
. Podem ser usadas
para obter o traado normalizado i
d1
/I e
i
D2
/I em funo de v
id
/V
OV
mostrado na
Fig. 5.
Fig. 5
Para v
id
=0 as duas correntes so iguais
a I/2. Para v
id
>0 existe um aumento de i
D1
e uma igual diminuio de i
D2
, para
manter a soma constante. Quando v
id
atinge a corrente passa toda em Q
1
.
OV
V 2
ELECTRNICA II
13
Para valores de v
id
negativos o que foi dito para i
D1
agora aplicado a i
D2
, sendo que a
corrente passa toda em Q
2
para .
As funes de transferncia dadas pelas eq. (22) e (23) e representadas na Fig. 5 so
no lineares devido existncia do termo v
2
id
. Para obteno de amplificao linear
temos que manter v
id
o mais baixo possvel. Para um dado valor de V
OV
a nica coisa
que podemos fazer manter (v
id
/2) muito menor que V
OV
, que a condio para
aproximao para pequenos sinais, dando origem a
(24)
(25)
Estas expresses indicam que, como esperado, i
D1
aumenta com um incremento i
d
e
i
D2
diminui a mesma quantidade, sendo i
d
proporcional tenso diferencial v
id
(26)
ELECTRNICA II
14
Regressando s eq. (22) e (23) verifica-se que a linearidade pode melhorar
aumentando a tenso V
OV
qual Q
1
e Q
2
esto a funcionar. Isto pode ser feito usando
relaes (W/L) mais pequenas. O preo pago pelo aumento da linearidade a reduo
de g
m
, e consequentemente do ganho.
Na Fig. 6 esto representadas as
curvas de transferencia i
D1,2
/I em funo
de v
id
para vrios valores de V
OV
,
assumindo que I constante. Estes
grficos ilustram claramente o
compromisso entre a transcondutncia
e a linearidade para alteraes de V
OV
.
Este compromisso baseado no
pressuposto que a corrente I
constante. Esta corrente pode ser
aumentada para aumentar g
m
. Este
facto leva no entanto a um aumento da
potncia dissipada, que uma das
maiores limitao no projecto de ICs.
Fig. 6
ELECTRNICA II
15
Suponha que o par diferencial NMOS da Fig. 2 tem aplicada uma tenso de
modo comum v
CM
. Admita: V
DD
=V
SS
=2,5V, k
n
W/L=3mA/V
2
, V
tn
=0,7V,
I=0,2mA, R
D
=5kO e despreze a modulao do canal.
a) Determine V
OV
e V
GS
para cada um dos transstores;
b) Para v
CM
=0, determine v
S
, i
D1
, i
D2
, v
D1
e v
D2
;
c) Repita b) para v
CM
=+1V;
d) Repita b) para v
CM
=-1V;
e) Qual o maior valor de v
CM
que mantm Q
1
e Q
2
na saturao?
f) Se a fonte de corrente I necessitar de tenso de 0,3V para funcionar
correctamente, qual o valor mais baixo permitido para v
CM
e para v
s
?
Exerccio 1
Considere o par diferencial da Fig. 7 com V
tp
=-0,8V e
k
p
W/L=3,5mA/V
2
. Admita que v
G2
=0 e v
G1
=v
id
. Determine a
gama de v
id
necessria para que a corrente de polarizao
seja comutada entre os dois ramos do circuito. Para os
extremos desta gama determine o valor da tenso no
terminal de source comum e tambm nos drenos.
Exerccio 2
Fig. 7
ELECTRNICA II
16
Funcionamento do par diferencial MOS para pequenos sinais
Ganho diferencial
Na Fig. 8(a) est representado um amplificador diferencial MOS cujas entradas so
V
CM
uma tenso de modo-comum DC dentro
do intervalo da tenso de modo-comum do
amplificador diferencial, sendo esta tenso
necessria para garantir a tenso DC nas gates
dos transstores.
V
CM
tipicamente tem o valor mdio das fontes
de alimentao. Para este caso, como so
usadas duas fontes complementares, V
CM
0V.
(27)
(28)
Fig. 8
ELECTRNICA II
17
A tenso diferencial v
id
aplicada de forma complementar; v
G1
aumenta v
id
/2 e v
G2
diminui v
id
/2. Esta a situao, por exemplo, quando a entrada do amplificador
diferencial provm da sada de outro amplificador diferencial.
O sinal de sada do amplificador pode ser recolhido entre um dos drenos e a massa
ou entre os dois drenos. No primeiro caso temos uma medida referenciada massa
(single-ended output), tendo v
01
e v
02
uma componente continua (V
DD
-IR
D
/2). No
segundo caso temos uma sada diferencial v
0
sem componente contnua.
O objectivo analisar o funcionamento para
pequenos sinais do amplificador diferencial e
determinar o ganho de tenso em resposta
entrada diferencial v
id
. Para isso temos o
circuito da Fig. 8(b) com fontes de alimentao
removidas e V
CM
eliminado. Para j vamos
desprezar r
0
e o efeito do corpo. De notar que
cada um dos transstores Q
1
e Q
2
esto
polarizados com uma corrente I/2 e a funcionar
a uma tenso de overdrive V
OV
.
Fig. 8
ELECTRNICA II
18
Devido simetria do circuito e pela forma como v
id
aplicada, o sinal na juno das
sources tem de ser nulo (massa virtual). Logo Q
1
tem uma tenso gate-source
v
gs1
=v
id
/2 e Q
2
tem v
gs2
=-v
id
/2.
Assumindo v
id
/2<<V
OV
(condio de aproximao para pequenos sinais), as
alteraes nas correntes dos drenos de Q
1
e Q
2
sero proporcionais a v
gs1
e v
gs2
,
respectivamente. Assim Q
1
ter um acrscimo na corrente de dreno de g
m
(v
id
/2) e Q
2
um decrscimo na corrente de dreno de g
m
(v
id
/2), sendo g
m
a transcondutncia dos
dois dispositivos
(29)
Podemos constatar que estabelecido um sinal de massa na source dos dois
transstores sem recurso a grandes condensadores, que claramente uma grande
vantagem da configurao par diferencial.
Um aspecto fundamental na operao do par diferencial a possibilidade de termos
correntes complementares nos drenos. Neste caso essas correntes passam atravs de
um par de resistncias iguais (R
D
), dando origem s tenses de dreno
ELECTRNICA II
19
Se pretendermos uma sada single-ended, o ganho dado por
Se a sada for diferencial
(30)
(31)
(32)
(33)
(24)
Podemos ento verificar que outra das vantagens da sada diferencial a duplicao
do ganho.
ELECTRNICA II
20
Uma forma alternativa de verificar o funcionamento do par diferencial em resposta a
uma entrada diferencial ilustrada na Fig. 8(c). Usando o facto da resistncia entre a
gate e a source do MOSFET, olhando pela source, ser 1/g
m
. Como resultado, entre G
1
e
G
2
existe uma resistncia total de 2/g
m
. Segue-se que a corrente i
d
pode ser obtida
simplesmente pela diviso de v
id
por 2/g
m
, como indicado na figura.
Fig. 8
ELECTRNICA II
21
O efeito da resistncia r
0
do MOSFET
Vamos agora refinar a anlise considerando o efeito da resistncia de sada finita r
0
de Q
1
e Q
2
. Vamos tambm considerar que a fonte de corrente I tem uma resistncia de
sada finita R
SS
. O circuito equivalente ento mostrado na Fig. 9(a).
Fig. 9
O circuito mantm-se simtrico, e como
resultado o sinal na source comum mantm-se
nulo. Logo a corrente que passa em R
SS
tambm
nula e R
SS
no interfere no ganho diferencial.
A massa virtual (em termos de sinal) na source
comum permite-nos obter o circuito equivalente da
Fig. 9(b). Este circuito consiste em dois
amplificadores source-comum, um alimentado por
v
id
/2 e outro alimentado por v
id
/2.
ELECTRNICA II
22
Obviamente que apenas precisamos de um circuito para fazer a nossa anlise. Cada
um dos dois circuitos designado como meio circuito diferencial (differential half-
circuit).
Fig. 9
Pelo circuito equivalente da Fig. 9(b)
podemos escrever
(25)
(26)
(27)
ELECTRNICA II
23
Ganho de modo comum e taxa de rejeio de modo comum (common-mode rejection
ratio CMRR)
A anlise do par diferencial MOS quando aplicada uma entrada de modo comum v
icm
pode ser efectuada usando a Fig. 10(a).
A tenso v
icm
representa uma interferncia acoplada a
ambas as entradas. Apesar de no estar representada a
tenso DC definida anteriormente como V
CM
, esta deve
continuar aplicada s entradas.
A simetria do circuito permite que possa ser dividido
em dois, como se pode ver na Fig. 10(b).
Fig. 10
ELECTRNICA II
24
Fig. 10
Cada uma das duas metades do circuito, designadas
como meio circuito CM (CM half-circuit), constituda
por um MOSFET polarizado com I/2 com uma resistncia
de degenerao de source 2R
SS
. Desprezando o efeito de
r
0
podemos obter o ganho de tenso de cada uma das
partes do circuito como
) 2 (
) (
02 01
SS d gs icm
D gs m
R i v v
R v g v v
+ =
= =
(28)
Como normalmente R
SS
>>1/g
m
podemos aproximar (28) como
(29)
Considerando agora duas situaes:
ELECTRNICA II
25
1 A sada do par diferencial obtida numa sada referenciada massa (single-ended):
(30)
(31)
O CMRR ento dado por
(32)
2 A sada do par diferencial obtida de modo diferencial:
(33)
(34)
(35)
(apenas verdade quando o circuito est perfeitamente matched)
ELECTRNICA II
26
RELEMBRAR
Apesar de idealmente o amplificador diferencial amplificar apenas a entrada
diferencial v
id
e rejeitar completamente o sinal de entrada em modo comum v
icm
, na
prtica a tenso de sada v
0
dada por
(36)
Onde A
d
o ganho diferencial e A
cm
o ganho em modo comum (idealmente nulo). A
eficcia do amplificador diferencial medida pela sua capacidade de rejeio de sinais
de modo comum relativamente aos sinais diferenciais. Este facto normalmente
quantificado pelo CMRR.
A necessidade de utilizao de amplificadores diferenciais surge frequentemente no
projecto de sistemas electrnicos, especialmente em instrumentao. Um exemplo
comum na utilizao de um transdutor que tem aos seus terminais de sada uma
pequena diferena de potencial (ex: 1 mV) e sofre a interferncia de um sinal muito mais
elevado (ex: 1 V) nos terminais que ligam a sua sada ao equipamento de medida.
Obviamente que o andar de entrada do equipamento de medida necessita de um
amplificador diferencial.
ELECTRNICA II
27
Influncia de diferenas em R
D
no CMRR
Se as resistncias de dreno R
D
tiverem uma diferena de AR
D
, o CMRR ser finito,
mesmo para sadas diferenciais. Vamos quantificar esse facto pela anlise da Fig. 10(b),
sendo R
D
a carga de Q
1
e (R
D
+AR
D
) a carga de Q
2
. Os sinais nos drenos devido a v
icm
so
(36)
(37)
(38)
Ou seja, uma diferena nas resistncias R
D
d origem a que um sinal de modo comum
nas entradas v
icm
seja convertido num sinal diferencial na sada; claramente esta
situao indesejvel!
A eq. (38) indica que o ganho em modo comum dado por
(39)
ELECTRNICA II
28
A
cm
pode tambm ser expresso como
(40)
Como a diferena entre os valores de R
D
tem um efeito
desprezvel no ganho diferencial podemos escrever
Combinando (40) e (41) podemos
obter o CMRR que resulta da diferena
(AR
D
/R
D
) da seguinte forma
(41)
(42)
O valor exacto de A
d
seria A
d
=(g
m
/2)(R
D1
+R
D2
)=(g
m
/2)(R
D
+R
D
+AR)=(g
m
/2)(2R
D
+AR
D
)
ELECTRNICA II
29
Influncia de diferenas em g
m
no CMRR
Neste caso como Q
1
e Q
2
so diferentes no podemos aplicar a tcnica do CM half-
circuit. Em vez disso usamos o circuito da Fig. 11. onde temos
Fig. 11
(43)
(44)
Como v
gs1
=v
gs2
podemos combinar (43) e (44)
(45)
As correntes de dreno podem ser somadas em R
SS
(46)
ELECTRNICA II
30
Como R
SS
>> 1/g
m
podemos considerar
(47)
A eq. (46) pode ento ser escrita como
(48)
Combinando (45) com (48)
(50)
(49)
Se g
m1
e g
m2
tm uma pequena discrepncia Ag
m
(g
m1
-g
m2
= Ag
m
), podemos considerar
que g
m1
+g
m2
~2g
m
, com g
m
valor nominal de g
m1
e g
m2
, e temos
(51)
(52)
ELECTRNICA II
31
A tenso diferencial de sada pode ser dada por
Como a diferena de g
m
tem efeito desprezvel em A
d
Dando origem expresso do ganho diferencial
(53)
(54)
(55)
Sendo esta expresso similar obtida para a anlise de discrepncias em R
D
.
ELECTRNICA II
32
Um amplificador diferencial NMOS funciona com uma corrente de polarizao I de 0,5 mA e
tem W/L=50,
n
C
ox
=250A/V
2
, V
A
=10 V, R
D
=4kO. Determine V
OV
, g
m
, r
0
e A
d
.
Exerccio 3
Um amplificador diferencial NMOS polarizado com uma fonte de corrente I=0,2mA que tem
R
SS
=100kO. A resistncias de dreno so de 10kO, sendo usados transstores com
k
n
W/L=3mA/V
2
e com r
0
elevado.
a) Se a sada referenciada massa, determine |A
d
|, |A
cm
| e CMRR.
b) Se a sada diferencial e existe uma diferena entre as resistncias de dreno de
1%, determine |Ad|, |Acm| e CMRR.
Exerccio 4
Para o amplificador diferencial da Fig. 7 admita que Q
1
e Q
2
tm k
p
W/L=3,5mA/V
2
e que a
fonte de corrente de polarizao tem uma resistncia de sada de 30kO. Determine V
OV
, g
m
,
|A
d
|, |A
c
| e CMRR em dBs obtidos com a sada medida diferencialmente. As resistncias do
dreno tem uma diferena entre si de 2%.
Exerccio 5
ELECTRNICA II
33
O par diferencial BJT
Na Fig. 12 temos uma configurao bsica de um par diferencial BJT. O seu aspecto
bastante similar ao circuito com MOSFETs e consiste em dois transstores iguais (Q
1
e
Q
2
) cujos emissores esto ligados entre si e polarizados com uma fonte de corrente
constante I. A ligao dos colectores atravs de R
C
pode no ser necessria para o
correcto funcionamento do par diferencial, ou seja, em algumas aplicaes os dois
colectores podem estar ligados a outros transstores no a cargas resistivas. no
entanto essencial garantir que Q
1
e Q
2
no entrem na saturao.
Fig. 12
ELECTRNICA II
34
Funcionamento bsico
Para verificar o funcionamento do par diferencial BJT vamos considerar inicialmente
as duas bases ligadas entre si a uma tenso de modo comum v
CM
como se v na Fig.
13(a) (v
B1
=v
B2
=v
CM
).
Fig. 13
Como Q
1
e Q
2
so iguais e assumindo que a fonte de
corrente I tem resistncia de sada infinita, a corrente de
sada permanecer constante e pela simetria ser dividida
igualmente pelos dois dispositivos. Logo i
E1
=i
E2
=I/2 e a
tenso nos emissores ser v
CM
-V
BE
(V
BE
=0,7V). A tenso
nos colectores ser V
CC
-1/2(oIR
C
) e a diferena entre as
tenses de colectores ser nula.
Variando a tenso v
CM
, enquanto Q
1
e Q
2
se mantiverem na
zona activa, a corrente I ser dividida igualmente por Q
1
e Q
2
e
as tenses nos colectores no variam. Logo, o par diferencial
no responde (rejeita) sinais de modo comum.
ELECTRNICA II
35
Vamos agora aplicar uma tenso constante base de Q
1
(v
B1
=1V) e ligar a base de Q
2
massa (v
B2
=0V) (Fig. 13(b)). Nesta situao razovel dizer que Q
1
estar ON
(conduzindo toda a corrente I) e Q
2
estar OFF.
Para Q
1
estar ON (v
BE1
=0,7V) o
emissor est aproximadamente com
0,3V, que mantm a juno EB de Q
2
inversamente polarizada. As tenses de
colector sero v
C1
=V
CC
-oIR
C
e v
C2
=V
CC
.
Fig. 13
Se alterarmos agora v
B1
para -1V (Fig.
13(c)) Q
1
ficar OFF e Q
2
ON, conduzindo
toda a corrente. O emissor estar com -0,7
V, ou seja a juno EB de Q
1
estar
inversamente polarizada. As tenses de
colector sero v
C1
=V
CC
e v
C2
=V
CC
- oIR
C
.
ELECTRNICA II
36
Com o par diferencial podemos atravs de pequenas tenses diferenciais fazer com
que toda a corrente seja conduzida alternadamente por cada um dos ramos.
Para usar o par diferencial BJT como um
amplificador diferencial vamos aplicar uma
tenso diferencial muito pequena (alguns
milivolts), que origina que um transstor conduza
uma corrente I/2+AI e uma corrente no outro
transstor de I/2-AI, sendo AI proporcional
tenso diferencial (Fig. 13(d)). A tenso de sada
entre os dois colectores 2oAIR
C
, que
proporcional entrada diferencial v
i
.
Fig. 13
ELECTRNICA II
37
Operao bsica Funcionamento para grandes sinais
Vamos agora apresentar uma anlise genrica do par diferencial BJT da Fig. 12.
Considerando a tenso nos emissores como v
E
, a relao exponencial aplicada a cada
um dos transstores dada como
(56) (57)
Usando (56) e (57) podemos obter as seguintes relaes
(58)
ELECTRNICA II
38
Como o circuito impe
(59)
Usando (59) e (58) e substituindo v
B1
-v
B2
=v
id
vamos obter
(60)
As correntes de colector i
C1
e i
C2
podem ser obtidas pela multiplicao das
correntes de emissor (60) por o.
O funcionamento do amplificador diferencial ilustrado pelas eq. (60). De notar que
o amplificador diferencial responde apenas tenso diferencial v
id
. Ou seja, para
v
B1
=v
B2
=v
CM
a corrente I vai ser dividida de forma igual entre os dois transstores
independentemente do valor de v
CM
. Esta a caracterstica essencial do amplificador
diferencial que d origem ao seu nome.
ELECTRNICA II
39
Outra importante caracterstica a tenso relativamente pequena v
id
que faz com
que toda a corrente circule atravs de um dos transstores. Na Fig. 14 mostrado o
comportamento das correntes de colector (o=1) em funo da tenso diferencial de
entrada. Este traado normalizado pode ser usado em qualquer situao.
Fig. 14
De notar que uma pequena variao de
v
id
de cerca de 4V
T
(~100mV) o suficiente
para fazer a comutao da totalidade da
corrente entre os dois ramos do circuito.
Este valor bastante inferior ao seu
correspondente para o par diferencial MOS
( ).
OV
V 2
Devido ao facto de um pequeno sinal poder
comutar a corrente de um ramo do par diferencial
para o outro, indica que este circuito pode ser
usado como um comutador de alta velocidade.
ELECTRNICA II
40
Outra razo que permite o funcionamento do par diferencial BJT como comutador de
alta velocidade o facto de no necessitar que nenhum dos transstores sature. De
recordar, que para o funcionamento de um transstor como comutador, tnhamos visto
que ele funcionava ao corte e saturao, sendo necessrio remover as cargas
armazenadas na base antes de comutar para OFF, o que geralmente um processo
lento. A ausncia de saturao no par BJT faz com ele seja indicado para circuitos de
alta velocidade.
Seguidamente vamos analisar o par BJT como amplificador de pequenos sinais, logo
a Fig. 14 no vai ser utilizada. Nessa situao a entrada diferencial vai ser limitada a
menos de V
T
/2 de forma a que o circuito funcione na zona linear perto do ponto x.
Para finalizar a anlise do par BJT para grandes sinais, vamos ver uma tcnica
utilizada frequentemente para alargar a zona linear de funcionamento. Este tcnica
consiste na incluso de duas resistncias iguais R
e
em srie com os emissores de Q
1
e
Q
2
, como se pode ver na Fig. 15(a).
ELECTRNICA II
41
As caractersticas de transferencia so apresentadas na Fig. 15(b).
A extenso da zona linear de funcionamento feita custa da reduo de g
m
(que o
declive da curva de transferencia em v
id
=0) e consequentemente do ganho.
O efeito de R
e
neste circuito idntico ao efeito da resistncia de
emissor no circuito amplificador de emissor comum com resistncia
de degenerao.
Fig. 15
Esta tcnica de
linearizao para o caso
do par MOS
implementada custa da
variao de V
OV
atravs
da alterao de W/L.
ELECTRNICA II
42
Funcionamento para pequenos sinais
Para analisar o funcionamento do par diferencial BJT como amplificador de pequenos
sinais vamos observar a Fig. 16, onde temos aplicado um sinal diferencial de tenso v
id
entre as duas bases.
Fig. 16
Est implcito que existe um sinal
DC na entrada (tenso de modo
comum).
ELECTRNICA II
43
Corrente do colector aplicando v
id
Para o circuito da Fig. 16 podemos
usar as eq. (60) para escrever
(61)
Multiplicando o numerador e o denominador
do membro direito da 1 eq. (61) por
T
id
V
v
e
2
(62)
Assumindo que v
id
<<2
VT
, podemos expandir a exponencial em srie e
considerar apenas os primeiros dois termos
(63)
Da mesma forma podemos obter i
C2
(64)
T
id
V
v
e
2

ELECTRNICA II
44
As eq. (63) e (64) indicam que quando v
id
=0 a corrente de polarizao I se divide de
forma igual entre os dois transstores, logo cada transstor est polarizado com uma
corrente de emissor de I/2.
Quando um pequeno sinal v
id
aplicado de modo diferencial, a corrente de colector de
Q
1
aumenta i
c
e a de Q
2
diminui do mesmo valor. Isto garante que a soma das duas
correntes se mantenha constante, como imposto pela fonte de corrente. O incremento
de corrente, que na prtica corresponde corrente de sinal i
c
dado por
(65)
A eq. (65) tem uma interpretao simples. Devido simetria do circuito a tenso
diferencial v
id
deve ser dividida de forma igual entre as junes BE dos dois
transstores, logo a tenso total entre a base e o emissor dada por
ELECTRNICA II
45
A tenso V
BE
a tenso DC na juno BE que corresponde corrente de emissor I/2.
Logo a corrente de colector de Q
1
ir aumentar g
m
v
id
/2 e a corrente de colector de Q
2
ir
diminuir g
m
v
id
/2. Sendo g
m
a transcondutncia de Q
1
e Q
2
, dada por
(66)
A eq. (65) pode ento ser dada simplesmente por
2
id
m c
v
g i =
Anlise alternativa
Existe uma interpretao alternativa dos resultados anteriores, que pode ser bastante
til. Assumindo que a fonte de corrente I ideal (resistncia interna infinita), a tenso
v
id
aparece aos terminais da uma resistncia total 2r
e
, sendo
(67)
(68)
Recordar o significado de r
e
no modelo
equivalente T
ELECTRNICA II
46
Correspondentemente existe uma corrente de
sinal i
e
, conforme ilustrado na Fig. 17 dada por
Fig. 17
(69)
No colector de Q
1
vamos ter um aumento de
corrente i
c
e no colector de Q
2
uma diminuio de
corrente i
c
, com
(70)
De notar que na Fig. 17 apenas so mostradas
grandezas de sinal. Est implcito que cada
transstor est polarizado com uma corrente de
emissor de I/2.
Recordar que
m
e
g
r
o
=
ELECTRNICA II
47
O mtodo anterior particularmente
til quando so includas resistncias
nos emissores como mostrado na Fig.
18.
Neste caso vamos ter
Fig. 18
(71)
ELECTRNICA II
48
Resistncia diferencial de entrada
Contrariamente ao amplificador diferencial MOS, que tem uma resistncia de entrada
infinita, o amplificador diferencial BJT tem uma resistncia de entrada finita, como
consequncia de | ser finito.
A resistncia diferencial de entrada ento dada por
(72)
A resistncia diferencial de entrada a resistncia vista entre as duas bases, ou seja,
a resistncia vista pela entrada diferencial v
id
. Para os amplificadores diferenciais nas
Fig. 16 e 17 podemos verificar que a corrente de base de Q
1
tem um aumento de i
b
e a
corrente de base de Q
2
uma igual diminuio
(73)
Este resultado a confirmao da regra da reflexo da resistncia (resistence-reflection
rule), que indica que a resistncia vista entre as duas bases igual resistncia total no
circuito do emissor, multiplicada por (|+1). Aplicando Fig. 18 temos
(74)
ELECTRNICA II
49
Ganho de tenso diferencial
Foi estabelecido anteriormente que para pequenas
tenses diferenciais de entrada (v
id
<<2V
T
; ou seja v
id
menor que 20 mV) as correntes de colector so dadas por
(75)
(Com )
As tenses totais nos colectores so
(76)
Os termos entre parntesis so as tenses DC em cada um dos colectores.
Tal como nos circuito MOS, o sinal de sada do par diferencial BJT pode
ser obtido de forma diferencial (entre os dois colectores) ou referenciada
massa (entre um colector e a massa).
ELECTRNICA II
50
Se a sada obtida de modo diferencial o ganho diferencial dado por
(77)
Por outro lado se a sada obtida em relao massa (entre o colector de Q1 e a
massa), o ganho diferencial dado por
(78)
Para o amplificador diferencial com resistncias nos ramos dos colectores (Fig.
18) o ganho diferencial obtido com a sada em modo diferencial dado por
(79)
Esta eq. indica que o ganho de tenso dado pela relao entre a resistncia
total no colector (2R
C
) e a resistncia total no emissor (2r
e
+2R
e
).
ELECTRNICA II
51
Equivalncia entre o amplificador diferencial e amplificador de emissor comum
A anlise e os resultados anteriores so bastante similares aos obtidos para o
amplificador de emissor comum. Este facto est ilustrado na Fig. 19.
Fig. 19
A Fig 19(a) mostra um amplificador diferencial ao
qual fornecido um sinal diferencial de forma
complementar, ou seja, enquanto na base de Q
1
existe
um aumento de tenso de v
id
/2 na base de Q
2
existe
uma diminuio de tenso de v
id
/2. Est tambm
includa a resistncia da fonte de corrente R
EE
.
Por simetria a tenso de sinal nos
emissores nula.
ELECTRNICA II
52
Fig. 19
O circuito pode ser apresentado como dois circuitos em emissor comum
representados na Fig. 19(b), estando cada um dos transstores polarizado com uma
corrente de emissor de I/2.
A resistncia finita de sada da fonte de corrente R
EE
no vai ter influencia no funcionamento. De notar que
este circuito apenas vlido para funcionamento
diferencial.
Em algumas aplicaes no fornecido ao amplificador
um sinal diferencial de forma complementar, podendo o
sinal ser aplicado a um dos terminais de entrada,
enquanto o outro terminal ligado massa, como
mostrado na Fig. 20.
ELECTRNICA II
53
Fig. 20
Nesta situao a tenso de sinal nos emissores no nula, havendo agora influncia
de R
EE
no funcionamento do circuito. No entanto como R
EE
>>r
e
(R
EE
aparece em
paralelo com r
e
de Q
2
no modelo equivalente (verificar!)), a tenso v
id
ir ser dividida de
forma aproximadamente igual entre as duas junes como se mostra na Fig.20.
O funcionamento do amplificador diferencial
nesta situao similar situao em que temos
aplicado o sinal de entrada de forma simtrica,
podendo ser usado os equivalentes em emissor
comum.
Como v
c2
=-v
c1
os dois transstores em emissor
comum do origem a resultados similares ao
amplificador diferencial. Logo apenas um deles
necessrio para analisar o funcionamento para
pequenos sinais, sendo designado como meio-
circuito diferencial (differential half-circuit).
ELECTRNICA II
54
Fig. 21
Se considerarmos o transstor em
emissor comum alimentado com +v
id
/2
como o meio-circuito diferencial e
substituirmos o transstor pelo seu
modelo equivalente para baixas
frequncias, vamos obter o circuito da
Fig. 21.
Ao calcularmos os parmetros do modelo r
t
, g
m
e r
o
temos que ter em conta que o
meio-circuito polarizado com I/2 . O ganho de tenso do amplificador diferencial
(com a sada obtida de modo diferencial) igual ao ganho de tenso do meio-circuito,
que v
c1
/(v
id
/2)=-g
m
R
C
.
A incluso de r
o
vai alterar a eq. (77)
(80)
A resistncia diferencial de entrada do amplificador diferencial dupla do meio-
circuito, ou seja 2r
t
.
ELECTRNICA II
55
Ganho em modo comum e CMRR
A Fig. 22(a) mostra um amplificador diferencial ao qual aplicado um sinal em modo
comum. R
EE
a resistncia de sada da fonte de corrente.
Fig. 22
Por razes de simetria o circuito
equivalente ao representado na Fig.
22(b), estando Q
1
e Q
2
polarizados
com uma corrente I/2 e com uma
resistncia 2R
EE
no emissor. A
tenses de sada de modo comum
v
c1
e v
c2
so dadas por
(81)
A tenso v
icm
dada por
(82)
e EE e icm
i R r v ) 2 ( + =
C e c c
R i v v o = =
2 1
ELECTRNICA II
56
Se a sada for obtida de forma diferencial, a sada de modo comum v
0
=v
c1
-v
c2
ser
nula e o ganho em modo comum tambm ser nulo. Por outro lado, para uma sada
referenciada massa o ganho em modo comum finito. Desprezando r
e
em relao a
R
EE
vamos obter
(83)
Como neste caso o ganho diferencial dado por
(84)
O CMRR dado pela seguinte expresso
(85)
Sendo normalmente expresso em decibeis
Cada um dos circuitos da Fig. 22(b) designado como meio-circuito de modo comum
(common-mode half-circuit).
(86)
ELECTRNICA II
57
A anlise anterior assume que o circuito perfeitamente simtrico. No entanto, na
prtica esta simetria perfeita no existe, resultando que o ganho em modo comum
deixa de ser nulo, mesmo com a sada obtida de modo diferencial.
Para ilustrar esta situao vamos considerar que existe uma pequena diferena AR
C
nas resistncias de colector. Ou seja, Q
1
tem uma resistncia de carga R
C
e Q
2
tem
uma resistncia de carga R
C
+ AR
C
. As tenses nos colectores so dadas por
O ganho de modo comum ser
Que pode ser reescrito como
(87)
ELECTRNICA II
58
Comparando a eq. anterior do ganho de modo comum obtida com a sada em modo
diferencial (87), com a eq. (83) obtida para uma sada referenciada massa, verifica-se
que o ganho muito mais baixo no caso da sada diferencial.
Por exemplo para um amplificador operacional prefervel que a sada seja obtida de
modo diferencial, pois isso permite um ganho de modo comum mais baixo, ou seja,
um CMRR mais elevado.
Os sinais de entrada v
1
e v
2
de um amplificador diferencial
geralmente tem uma componente de modo comum, v
icm
(88)
E uma componente diferencial v
id
(89)
De uma forma geral o sinal de
sada dado por
(90)
ELECTRNICA II
59
Exemplo 1
Fig. 23
O amplificador diferencial da Fig. 23 usa transstores
com |=100. Determine:
a) A resistncia diferencial de entrada R
id
;
b) O ganho diferencial total de tenso (v
0
/v
sig
) desprezando
o efeito de r
0
.
c) O ganho de modo comum na situao mais
desfavorvel caso as resistncias de colector tenham
uma tolerncia de +/-1%.
d) O CMRR em dB/s.
a) Cada transstor est polarizado com
uma corrente de emissor de 0,5 mA, logo
A resistncia de entrada diferencial ento dada por
ELECTRNICA II
60
b) O ganho de tenso da fonte de sinal em relao s bases de Q
1
e Q
2
O ganho de tenso das bases em relao sada

dado pelo cociente entre a resistncia total
nos colectores e a resistncia total nos emissores
O ganho de tenso diferencial total ento
c) Usando (87) Com AR
C
=0,02R
C
na pior situao, obtemos
ELECTRNICA II
61
d)
Para o amplificador diferencial da Fig. 13 (a) temos: I=1 mA, V
CC
=5V, v
CM
=-2V, R
C
=3kO e
|=100. Admitindo que o BJT tem v
BE
=0,7 V para i
c
=1 mA, determine a tenso nos emissores e
nas sadas.
Exerccio 6
Para o circuito da Fig. 13 (b) temos uma entrada de +1V como indicado, I=1mA, V
CC
=5 V,
R
C
=3kO e |=100. Determine as tenso nos emissores e nas sadas. Admitindo que o BJT tem
v
BE
=0,7 V para i
c
=1 mA.
Exerccio 7
ELECTRNICA II
62
Um amplificador diferencial BJT polarizado com uma fonte de corrente constante de 2 mA e
inclui resistncias de 100O em cada um dos emissores. Os colectores esto ligados a V
CC
por
resistncias de 5kO. Entre as bases aplicada uma tenso diferencial de 0,1V.
a) Determine a corrente de sinal nos emissores (i
e
) e a tenso de sinal v
be
para cada BJT.
b) Qual a a corrente total de emissor em cada BJT?
c) Qual a tenso de sinal em cada colector? Assumir que o=1.
d) Qual o ganho de tenso quando a sada obtida entre os dois colectores?
Exerccio 8
Considere um amplificador diferencial bsico com BJTs que tem a seguintes caractersticas:
I=0,5 mA, V
A
=200V, R
EE
=1MO, R
C
=20kO e |=200. Determine:
a) O ganho diferencial para uma sada referenciada massa.
b) O ganho diferencial para uma sada diferencial.
c) A resistncia de entrada diferencial.
d) O ganho em modo comum para uma sada referenciada massa.
e) O ganho em modo comum para uma sada diferencial.
Exerccio 9
ELECTRNICA II
63
Outras caractersticas no ideais do amplificador diferencial
Na Fig. 24(a) temos um amplificador diferencial MOS bsico. Se os dois ramos do
amplificador so exactamente iguais (Q
1
=Q
2
e R
D1
=R
D2
=R
D
), ento a corrente I divide-
se de forma idntica entre Q
1
e Q
2
e V
0
ser nula.
Tenso de offset na entrada do par diferencial MOS
Fig. 24
Os circuitos prticos no so perfeitamente simtricos,
dando origem a uma tenso DC na sada V
0
, mesmo com
ambas as entradas ligadas massa.
A essa tenso V
0
chamada tenso de offset na sada.
Dividindo essa tenso pelo ganho diferencial A
d
vamos
obter a chamada tenso de offset na entrada, V
os
,
(91)
ELECTRNICA II
64
Se for aplicada uma tenso V
os
na entrada, a tenso de sada ser reduzida a zero
(Fig. 24(b)), dando este facto origem definio tpica de tenso de offset. De notar do
entanto que priori no conhecida a polaridade de V
os
, pois ela depende de
diferenas entre dispositivos.
Fig. 24
Trs factores contribuem para o aparecimento de V
os
:
diferenas entre as resistncias de carga, diferenas entre
W/L e diferenas entre V
t
.
Vamos inicialmente considerar para o par diferencial da Fig.
24(a) que Q
1
e Q
2
so exactamente iguais, mas existe uma
pequena discrepncia entre R
D1
e R
D2
, AR
D
.
(92)
ELECTRNICA II
65
Como Q
1
e Q
2
so iguais a corrente I vai ser dividida de forma idntica entre os dois
ramos. No entanto devido s diferenas das resistncias tenses de sada so
(93)
Sendo a tenso diferencial V
0
dada por
(94)
A correspondente tenso de offset na entrada obtida dividindo V
0
pelo ganho g
m
R
D
e substituindo g
m
por (29) (g
m
=I/V
OV
)
(95)
ELECTRNICA II
66
A tenso de offset ento directamente proporcional a V
OV
e, claro, a AR
D
/R
D
.
Vamos considerar por exemplo para um amplificador diferencial com dois
transstores a funcionar com uma tenso de overdrive de 0,2V e cujas resistncias de
dreno tem uma preciso de +/-1%. Para a situao mais desfavorvel temos
Vamos analisar agora o efeito devido a diferenas em W/L dados como
(96)
Esta discrepncia vai dar origem a que I deixe de ser dividida de forma semelhante
entre Q
1
e Q
2
. Como I~(W/L) verifica-se que as correntes I
1
e I
2
so dadas por
ELECTRNICA II
67
(97)
Dividindo o incremento de corrente
por g
m
, d origem a metade da tenso
de offset na entrada, ento
(98)
Finalmente vamos verificar o efeito de discrepncias AVt, entre as tenses de limiar
(99)
ELECTRNICA II
68
A corrente I
1
vai ser dada por
Esta expresso para AV
t
<<2(V
GS
-V
t
) (ou seja AV
t
<<2V
OV
) pode ser aproximada por
De forma anloga
Dado que a corrente sem o efeito da variao V
t
o incremento (diminuio) de corrente em Q

1
(Q
2
) dado por
ELECTRNICA II
69
Dividindo AI por g
m
obtida metade da
tenso de offset (devido a AV
t
), logo
(100)
Para tecnologia MOS actual AV
t
pode ter cerca de 2 mV.
Como as trs potenciais fontes da tenso de offset no esto correlacionadas, uma
estimativa da tenso de offset total pode ser obtida atravs da seguinte expresso
(101)
ELECTRNICA II
70
Tenso de offset na entrada do par diferencial BJT
A tenso de offset do par diferencial BJT mostrado na Fig. 25 pode ser determinada
de forma anloga ao par MOS. Neste caso, no entanto, no existe analogia em relao
ao parmetro V
t
dos transstores MOS. A tenso de offset resulta de diferenas entre
as resistncias de carga R
C1
e R
C2
, da rea da juno, do ganho | e de outras
diferenas entre Q
1
e Q
2
.
Vamos inicialmente considerar o efeito da
diferenas nas cargas
Fig. 25
(102)
Assumindo que Q
1
=Q
2
, a
corrente I vai dividir-se
igualmente entre os
transstores, dando origem a
ELECTRNICA II
71
A tenso de sada ento dada por
A tenso de offset na entrada dada por
(103)
Substituindo A
d
=g
m
R
C
com
(104)
Um ponto importante a comparao com a expresso correspondente para o par
MOS (eq. (95)). Enquanto para o par BJT a tenso de offset proporcional a V
T
, para o
par MOS proporcional a V
OV
/2. Como V
T
vale 25mV, e cerca de 4 a 10 vezes inferior
a V
OV
/2, o par BJT tem uma tenso de offset inferior do par MOS.
Vamos analisar um exemplo em
que as resistncias de colector
tm uma tolerncia de +/-1%. Na
situao mais desfavorvel temos
Dando origem a uma
tenso de offset
ELECTRNICA II
72
Vamos agora considerar diferenas
entre as reas das junes EB de Q
1
e
Q
2
. As diferenas nessas reas so
proporcionais corrente de saturao I
S
(105)
Tendo em conta a Fig. 25(a) e que V
BE1
=V
BE2
, a
corrente I vai se dividir entre Q
1
e Q
2
proporcionalmente aos seus valores de I
S
, resultando
(106)
A tenso de offset na sada ento
(107)
Sendo a correspondente tenso de offset na entrada dada por
(108)
ELECTRNICA II
73
Como exemplo, uma diferena de 4% nas reas das junes d origem a AI
S
/I
S
=0,04 e
uma tenso de offset na entrada de 1 mV. Novamente verificamos que a tenso de
offset proporcional a V
T
, enquanto para o par MOS proporcional a V
OV
para uma
diferena em A(W/L).
Como estas duas contribuies para a tenso de offset na entrada no esto
correlacionadas, uma estimativa para a tenso de offset total dada por
(109)
Existem ainda outras potenciais fonte para o aparecimento da tenso de offset, tais
como diferenas em | ou em r
0
.
Existe uma forma de compensar a anular a tenso de offset, atravs de introduo de
uma resistncia adicional que d origem a uma tenso nula na sada com as entradas
ligadas massa (Ex: Amp. Op. 741).
ELECTRNICA II
74
Corrente de polarizao de entrada e de offset para o par diferencial BJT
Para um par diferencial perfeitamente simtrico nos dois terminais de entrada
circula a mesma corrente DC (corrente de polarizao de entrada)
(110)
Diferenas no circuito de amplificao, sendo uma das mais importante as
diferenas em |, do origem a correntes de entrada DC diferentes. A essa diferena
chama-se corrente de offset na entrada, I
OS
, dada por
(111)
Vamos admitir que os parmetros | de
cada um dos transstores so dados por
ELECTRNICA II
75
Temos ento
Formalmente a corrente de polarizao dada por
Logo a corrente de offset na entrada
(112)
(113)
(114)
Por exemplo uma variao de 10% em | d origem a uma variao de um dcimo da
corrente de polarizao na entrada.
A grande vantagem dos circuitos MOS no terem este problema da corrente de
entrada no nula.
(*)
ELECTRNICA II
76
(*)
Srie de MacLaurin
...
! 2
) 0 (
! 1
) 0 (
) 0 ( ) (
2
' ' '
+ + + = x
f
x
f
f x f
|
|
.
|
\
|
+ |
| A
+
+ |
=
| A
+ + |
) 1 ( 2
1
1
1
1
2
1
1 1
) 1 ( 2
<<
+
A
|
|
Como
Podemos fazer o desenvolvimento em srie,
obtendo a aproximao
|
| A
~
+ |
| A
~
|
|
.
|
\
|
+ |
| A
+
2
1
) 1 ( 2
1
) 1 ( 2
1
1
ELECTRNICA II
77
Considere um amplificador diferencial NMOS a funcionar com uma corrente de polarizao
I=100A, cujos transstores tm k
n
=100A/V
2
, W/L=20 e V
t
=0,8V. Determine a influncia na
tenso de offset na entrada devido s seguintes variaes: AR/R=5%, A(W/L)/(W/L)=5% e
V
t
=5mV. Qual a tenso de offset na entrada na situao mais desfavorvel? Se os diferentes
fenmenos forem independentes qual ser o valor da tenso de offset?
Exerccio 10
Um amplificador diferencial usa uma fonte de corrente de polarizao nos emissores com
600A sendo os transstores perfeitamente iguais. Se existir uma diferena de 10% nas
resistncias de colector qual ser a tenso de offset necessria na entrada para anular a
tenso de offset da sada?
Exerccio 11
ELECTRNICA II
78
A correco do offset pode ser efectuada atravs do ajuste dos
valores das resistncias R
C1
e R
C2
, de forma a que a tenso
diferencial na sada seja nula quando ambas as entradas esto
ligadas massa. Este processo de correco (compensao) da
tenso de offset pode ser efectuado atravs do circuito da Fig.
25. Determine o valor de x, que uma fraco do potencimetro
representado, que torna a tenso de offset na sada nula e que
resulta de:
a) R
C1
ser 5% mais elevada e R
C2
ser 5% inferior, relativamente
ao valor nominal;
b) Q
1
ter uma rea 10% maior do que Q
2
.
Exerccio 12
Fig. 25

Amplificadores Diferenciais

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Amplificadores Diferenciais

Uploaded by

Copyright:

Available Formats

Departamento de Engenharia Electrotcnica e de Computadores

Departamento de Engenharia Electrotcnica e de Computadores

O ganho de tenso das bases em relao sada

o incremento (diminuio) de corrente em Q

You might also like