Funciones de la Computadora

Universidad Arturo Jaureche

Ingeniera Informtica
Docentes:
Coordinador: Ing. Jorge Osio
Profesor: Ing. Daniel Alonso
Profesor: Ing. Eduardo Kunysz

Concepto de programa
Los Sistemas cableados son inflexibles
El Hardware de propsito general puede realizar
diferentes tareas, mediante seales de control
correctas.
En lugar de volver a cablear, lo ideal sera
proporcionar un nuevo conjunto de seales de
control.
2
Organizacin y Arquitectura de
Computadores
Que es un programa?
Una secuencia de pasos
Por cada paso, se realiza una operacin
aritmtica o lgica.
Por cada operacin, se necesita un conjunto de
seales de control diferentes.
Organizacin y Arquitectura de
Computadores
3
Funcin de la unidad de control
Por cada operacin se provee un cdigo nico
Ejemplo: ADD, MOVE
Un bloque de hardware soporta el cdigo y lo
relacionado con las seales de control
Entonces, tenemos una Computadora!
4
Organizacin y Arquitectura de
Computadores
Componentes
La unidad de control y la unidad aritmtica y
lgica constituyen la unidad central de procesos
Los datos y las instrucciones tienen que entrar en
el sistema y salen los resultados.
Entrada/salida
Se necesita de almacenamiento temporal de
cdigo y de los resultados
Memoria principal
5
Organizacin y Arquitectura de
Computadores
Componentes de la Computadora
6
Organizacin y Arquitectura de
Computadores
Ciclos de instruccin
7
Organizacin y Arquitectura de
Computadores
Dos pasos:
Fetch (obtencin de inastruccin)
Execute (ejecucin)












Ciclo de Fetch
8
Organizacin y Arquitectura de
Computadores
Contador de Programa (PC): tiene la direccin de
la prxima instruccin a buscar
El Procesador obtiene instrucciones de la
ubicacin de la memoria apuntada por el PC
Incremento del PC
- A menos que se le indique lo contrario
Caga de la Instruccin en el registro de
instruccin (IR)
El Procesador interpreta instrucciones y realiza
las acciones necesarias

Ciclo de ejecucin
Procesador-memoria
la transferencia de datos se realiza entre la CPU y la
memoria principal
Procesador - I/O
Los datos se transfieren entre la CPU y el mdulo I/O
Procesamiento de datos
Operacioines aritmticas o lgicas sobre datos
Control
Se altera la secuencia de operacines
Ejemplo: en un salto
Combinacin de las anteriores
Organizacin y Arquitectura de
Computadores
9
Ejemplo de ejecucin de un programa

10
Organizacin y Arquitectura de
Computadores
Diagrama de estados de un ciclo de
instruccin
11
Organizacin y Arquitectura de
Computadores
Interrupciones
Organizacin y Arquitectura de
Computadores
12
Mecanismo por el cual otros mdulos (por ejemplo, E
/ S) pueden interrumpir la secuencia normal de
procesamientoProgram
- Ejemplo. desborde, divisin por cero
Temporizacin
- Generada por el temporizador interno del
procesador
- Usada preferentemente en multitareas.
I/O
- Desde el controlador de E / S
Falla de HW
- ejemplo. Error de paridad en memoria
Flujo de control de un programa
13
Organizacin y Arquitectura de
Computadores
Ciclo de interrupcin
14
Organizacin y Arquitectura de
Computadores
Aadido al ciclo de instruccin
El procesador chequea si hay interrucin
- Indicada por una seal de interrupcin
Si no hay interrupcin, busca la prxima instruccin
Si hay una interrupcin pendiente:
- Suspende la ejecucin del programa actual
- Guarda los datos del programa actual
- Setea el PC para iniciar en la direccin de la rutina
de manejo de interrupcin
- Procesa la interrupcin
- Restaura el contexto y continua con el programa
interrumpido
Interrupciones va control de transferencia
15
Organizacin y Arquitectura de
Computadores
Interrupciones con ciclos de instruccin
16
Organizacin y Arquitectura de
Computadores
Temporizacin de programa pequea
espera de I/O
17
Organizacin y Arquitectura de
Computadores
Temporizacin de programa larga
espera de I/O
18
Organizacin y Arquitectura de
Computadores
Ciclo de instruccin con interrupciones:
diagrama de estados
19
Organizacin y Arquitectura de
Computadores
Mltiples interrupciones
20
Organizacin y Arquitectura de
Computadores
Deshabilitar interrupciones
El Procesador ignorar otras interrupciones durante el
procesamiento de una interrupcin
Las Interrupciones siguen pendientes y se chequean
despus que la primera interrupcin se ha procesado
Las interrupciones se manejan secuencialmente a
medida que ocurren
Definir prioridades
Las Interrupciones de baja prioridad pueden ser
interrumpidas por las interrupciones de mayor
prioridad
Cuando la interrupcin de mayor prioridad se ha
procesado, el procesador vuelve a la interrupcin
anterior
Multiples interrupciones: secuencialidad
21
Organizacin y Arquitectura de
Computadores
Multiples interrupciones: anidadas
22
Organizacin y Arquitectura de
Computadores
Secuencia de tiempos de mltiples
interrupciones
23
Organizacin y Arquitectura de
Computadores
interconexiones
24
Organizacin y Arquitectura de
Computadores
Todas las unidades deben estar conectadas
Diferente tipo de conexin para diferentes tipos
de unidad
* Memoria
* Entrada/Salida
* CPU
Mdulos de la computadora
Organizacin y Arquitectura de
Computadores
25
Conexiones de memoria

Recibe y enva datos
Recibe direcciones (de ubicaciones)
Recibe seales de control
lectura
escritura
temporizacin

Organizacin y Arquitectura de
Computadores
26
Conexiones de entrada /salida

Organizacin y Arquitectura de
Computadores
27
Similar a la memoria desde el punto de vista
de la computadora
salida
Recibe datos desde la computadora
Enva datos a un perifrico
entrada
Recibe datos desde un perifrico
enva datos a una computadora

conexiones de entrada / salida
Organizacin y Arquitectura de
Computadores
28
Recibe seales de control desde la
computadora
Enva seales de control a perifricos
Ejemplo, Girar el disco
Recibe direcciones desde la computadora
Ejemplo, Nmero de puerto de identificacin de
perifrico
Enva seales de interrupcin (control)
Conexiones de cpu
Lectura de Interrupciones y datos
Escribe los datos de salida (despus del
procesamiento)
Enva seales de control a otras unidades
Recibe, (y actua sobre), interrupciones

Organizacin y Arquitectura de
Computadores
29
buses
Hay un nmero de posibles sistemas de
interconexin
Las Estructuras de simple y mltiple BUS son las
ms comunes
ejemplo. Bus de Control/direcciones/datos (PC)
ejemplo. Unibus (DEC-PDP)

Organizacin y Arquitectura de
Computadores
30
Que es un bus?
Una va de comunicacin que conecta dos o
ms dispositivos
Usualmente , broadcast (difusin)
Frecuentemente agrupadas
Un numero de canales en un bus
Ejemplo, un bus de datos de 32 bit tiene 32
canales separados de un bit
Organizacin y Arquitectura de
Computadores
31
Bus de datos
Transporta datos
Recuerde que no hay diferencia entre "datos" e
"instruccin" en este nivel
El Ancho es una clave determinante del
rendimiento.
8, 16, 32, 64 bits

Organizacin y Arquitectura de
Computadores
32
Bus de direcciones
Identificar el origen o destino de los datos
Ejemplo, CPU necesita leer una instruccin
(datos) desde una ubicacin dada en la
memoria.
El ancho del bus determina la mxima
capacidad de memoria del sistema
Ejemplo, El procesador 8080 tiene 16 bits de bus
de direcciones, dado para un espacio de
direcciones de 64k.

Organizacin y Arquitectura de
Computadores
33
Bus de control
Control y temporizacin de la informacin
Seal de lectura/escritura de memoria
Requerimiento de interrupcin
Seales de clock

Organizacin y Arquitectura de
Computadores
34
Esquema de interconexiones del bus
Organizacin y Arquitectura de
Computadores
35
Caractersticas fsicas del bus
Que caractersticas fsicas tienen los buses?
Lneas paralelas en las placas de circuitos
Cables planos
Conectores sobre las mother boards
Ejemplo, PCI
Conjunto de cables

Organizacin y Arquitectura de
Computadores
36
Realizacin fsica de la arquitectura de
bus
Organizacin y Arquitectura de
Computadores
37
Problemas comunes en el bus
Muchos dispositivos en un bus producen:
Propagacin de retardos
Rutas de datos largas significan que la coordinacin del
uso del bs puede afectar negativamente el
rendimiento
Si el agregado de datos en la transferencia se acerca a
la capacidad del bs.
La mayora de los sistemas utilizan varios buses
para superar estos problemas
Organizacin y Arquitectura de
Computadores
38
ISA tradicional (con cache)
Organizacin y Arquitectura de
Computadores
39
Bus de alto desempeo
Organizacin y Arquitectura de
Computadores
40
Tipos de bus
Dedicado
Lineas separadas de datos y direcciones
Multiplexado
Comparte lineas
Linea de control para direccin valida y dato valido
Ventaja
pocas lineas
desventaja
Sistema de control ms complejo
Mximo rendimiento

Organizacin y Arquitectura de
Computadores
41
Arbitraje de bus
Ms de un mdulo de control del bus
Ejemplo, controlador CPU y DMA
Slo un mdulo puede controlar el bus a la
vez
El arbitraje puede ser centralizado o
distribuido
Organizacin y Arquitectura de
Computadores
42
Arbitraje centralizado y distribuido
Centralizado
nico dispositivo de HW que controla el acceso al
bus
Controlador de bus
arbitro
Puede ser parte de la CPU o por separado
Distribuido
Cada mdulo puede solicitar acceso al bus
Lgica de control sobre todos los mdulos

Organizacin y Arquitectura de
Computadores
43
Temporizacin
Coordinacin de eventos sobre el bus
Sincronizmo
Eventos determinados por seales de reloj
El bus de control incluye lineas de clock
Un simple 1-0 es un ciclo de bus
Todos los dispositivos pueden leer lineas de clock
Usualmente se sincroniza con el flanco principal
Usualmente un simple ciclo para un evento

Organizacin y Arquitectura de
Computadores
44
Diagrama de temporizacin sincrnica
Organizacin y Arquitectura de
Computadores
45
Temporizacin asincrnica diagrama
de lectura
Organizacin y Arquitectura de
Computadores
46
Temporizacin asincrnica diagrama
de escritura
Organizacin y Arquitectura de
Computadores
47
Bus PCI
Interconexin de componentes perifricos
Intel lo lanz para dominio pblico
32 or 64 bits
50 lineas
Organizacin y Arquitectura de
Computadores
48
Lneas de bus pci - requeridas
Lienas de sistema
Incluyendo clock y reset
Direcciones y datos
32 lineas multiplexadas para direcciones/datos
Lineas de interrupcin y validado
Interfaz de Control
Arbitraje
No compartido
Conexin directa para arbitraje de bus PCI
Lineas de error

Organizacin y Arquitectura de
Computadores
49
Comandos pci
Transaccin entre iniciador (master) y
plataforma (destino)
El master reclama el uso del bus
Determina el tipo de transaccin
Ejemplo, E/S lectura/escritura
Fase de direccin
Una o ms fases de datos

Organizacin y Arquitectura de
Computadores
50
Diagrama de temporizacin de lectura
PCI
Organizacin y Arquitectura de
Computadores
51
Arbitraje en el bus PCI
Organizacin y Arquitectura de
Computadores
52
bibliografa
Stallings, captulo 3

Organizacin y Arquitectura de
Computadores
53