Professional Documents
Culture Documents
DIGITALES II
FIEC00745
FACULTAD DE INGENIERIA EN
ELECTRICIDAD Y COMPUTACION
Ing. Ronald Ponguillo Intriago
rponguil@espol.edu.ec
CAPITULO 1
Temas a tratar
Introduccin.
Circuito SWAP
Introduccin
1.
7400 - NAND/2 In
23.
74138 - Dec/3-a-8
2.
7402 - NOR/2 In
24.
74139 - Dec/2-a-4
7404 - NOT
25.
74143 - Cont/Latch/Dec-Driver
4.
7408 - AND/2 In
26.
74147 - Cod-Prior/10-a-4
5.
7410 - NAND/3 In
27.
74150 - Mux/16-a-1
6.
7411 - AND/3 In
28.
74151 - Mux/8-a-1
7.
29.
74153 - Mux/4-a-1
8.
7420 - NAND/4 In
30
74154 - Dec/4-a-16
9.
7421 - AND/4 In
31.
74157/158 - Mux/2-a-1
10.
7427 - NOR/3 In
32.
74160/161/162/163 - Cont/Bin-Dec
11.
7430 - NAND/8 In
33.
74169 - Cont/Up-Down
12.
7432 - OR/2 In
34.
13.
7442 - Dec/BCD-a-Dec
35.
74181 - ALU
14.
7447/48 - Decoder-Driver
36.
74184 - Conv-Cod/BCD-Bin
15.
7470 - FF/JK
37.
74185 - Conv-Cod/Bin-BCD
16.
7474 - FF/D
38.
74190/191/192/193 - Cont/Up-Down/Bin-BCD
17.
7483/183/283 - Sumador
39.
74194 - Reg/Universal
18.
7485 - Comparador
40.
19.
7486 - XOR
41.
74260 - NOR/5 In
20.
7489/189/289 - RAM
42.
21.
43.
22.
74133 - NAND/13 In
44.
11
12
w
Clock
Q
Q
, R 3i n
R 1o ut
, R 2i n
Q
Q
Reset
Figure 7.57
13
R 3o ut
Q
Q
, R 1i n
14
15
El registro reg es un registro especial con Mux de 2a-1 en las entradas de datos. Solo cuando Rin = 1 el
registro carga los datos externos con el flanco de
subida de Clock.
16
17
18
19
20
21
22
23
24
25
26
27
28
se
requiere
Bus
Rl
Rl
R1
R2
Rl
Clock
Data
Multiplexers
jR
Figure 7.60
29
Rk
Demo Simulacin
30