CICLO DE EJECUCION DE

INSTRUCCIONES
Profra. Mayra Rico Valdovinos

Registros
La CPU contiene una memoria pequea y de alta velocidad que
sirve para almacenar resultados temporales y cierta informacin de
control. Esta memoria se compone de varios registros, cada uno de
los cuales tiene cierta funcin.
Uno de los registros ms importantes es el contador de programa
que apunta a la siguiente instruccin que debe buscarse para
ejecutarse.
Otro registro importante es el registro de instrucciones, que
contiene la instruccin que se est ejecutando.

Diferencias entre Registros del

Procesador
Todo proceso de lectura o escritura
entre el CPU y la RAM se
realiza a travs de estos dos
registros:

MAR ( Memory Address

Register) o registro de direccin
de memoria que es traido de
RAM a CPU cuando ocurre un
fallo de Cach.
MBR (Memory Buffer Register)
o registro de almacn intermedio
que guarda el contenido de
MAR.

El CPU carga los programas en

RAM y hace uso de los
siguientes registros para
procesar las instrucciones
contenidas en este.

PC ( Contador de Programa)
Apunta a la direccin de la
siguiente instruccin a procesarse
en un programa que es cargado
en RAM.
IR (Instruction Register) es el
registro que contiene la
instruccin a la que apunta PC.

Etapas para ejecutar una instruccin

1

Fetch: El CPU trae la instruccin de RAM a travs de los registros PC e IR para

iniciar el proceso de ejecucin.

Decode: El CPU examina la instruccin para reconocerla, descomponindola en

operandos, operadores y saber si no requiere de un acceso a memoria para leer datos

que sean necesarios para su ejecucin. Si este fuera el caso, CPU busca estos datos en
Cach y si ocurre un fallo de la misma, hace uso de los registros MAR y MBR para leer
la informacin desde RAM.

3 Execute: El CPU ejecuta la instruccin con ayuda del ALU y del FPU (Unidad de
punto flotante).

Write: El CPU guarda el resultado de la instruccin en alguno de sus registros, para

posteriormente almacenar el dato en Cache (usando algoritmos de sustitucin) y en
RAM (asignndole una celda de memoria). La informacin que se encuentre en Cache
y RAM deber coincidir incluso cuando exista una actualizacin, para ello, CPU hace
uso de un mapeo de direcciones de RAM y lneas de Cache.

EJECUCIN DE UNA INSTRUCCIN

Bus de
Direcciones

CPU
AL

DH

4, 3

MAR=E23C
PC=F6EA

CACHE

Unidad de Control

ALU

DH=3

IR=MOV AL,2
MBR= DH=3
Datos

DH

Bus de Datos

RAM
F6EA MOV AL,2
ACDF MOV DH,4
9BC2 CMP AL,DH
JAE RUT1
45FC
EE3C DEC DH
12CF STORE DH
1:
523F RUTINC
AL

Lnea
Cache

Direc.
RAM

E23C

E23C

Si hay acierto de cache,

MAR y MBR= 0 (se inhabilitan).

Mapeo de Cache y RAM

DH= 3