REGISTRO 1 DE CONFIGURACIN BAJO

DIRECCIN DEL BYTE 300000h

USBDIV: Bit de seleccin del reloj del USB (usado slo en el modo Full-Speed; UCFG: FSEN = 1)

1 = fuente del reloj del USB viene de los 96MHz PLL divididos por 2
0 = fuente del reloj del USB viene directamente del bloque del oscilador primario sin postscaler
BIT 4-3 CPUDIV1:CPUDIV0: Bits de seleccin del Postscaler del reloj delsistema
Para modos del oscilador XT, HS, EC y ECIO:

11 = oscilador primario se divide por 4 para obtener el reloj del sistema

10 = oscilador primario se divide por 3 para obtener el reloj del sistema
01 = oscilador primario se divide por 2 para obtener el reloj del sistema
00 = oscilador primario usado directamente en el reloj del sistema (ningn postscaler)

Para modos del oscilador XTPLL, HSPLL, ECPLL y ECPIO:

11 = 96MHz PLL se divide por 6 para obtener el reloj del sistema

10 = 96MHz PLL se divide por 4 para obtener el reloj del sistema
01 = 96MHz PLL se divide por 3 para obtener el reloj del sistema
00 = 96MHz PLL se divide por 2 para obtener el reloj del sistema
BIT 2-0 PLLDIV2:PLLDIV0: Bits de seleccin del Prescaler del PLL

111 = se divide por 12 (la entrada del oscilador de 48MHz)

110 = se divide por 10 (la entrada del oscilador de 40MHz)

101 = se divide por 6 (la entrada del oscilador de 24MHz)

100 = se divide por 5 (la entrada del oscilador de 20MHz)

011 = se divide por 4 (la entrada del oscilador de 16MHz)

010 = se divide por 3 (la entrada del oscilador de 12MHz)

001 = se divide por 2 (la entrada del oscilador de 8MHz)

000 = ningn prescaler (conducen 4MHz de entrada del oscilador PLL directamente)
 REGISTRO 1 DE CONFIGURACIN ALTO
DIRECCIN DEL BYTE 300001h

BIT 7 IESO: Bit del intercambio interno y externo del oscilador

1 = modo del intercambio del oscilador permitido
0 = modo del intercambio del oscilador inhabilitado

BIT 6 FCMEN: Bit de permiso del monitor del reloj a prueba de fallos
1 = monitor del reloj a prueba de fallos permitido
0 = monitor del reloj a prueba de fallos inhabilitado
 BIT 3-0 FOSC3:FOSC0: Bits de seleccin del oscilador
111x= oscilador HS, PLL permitido (HSPLL)

110x= oscilador HS (HS)

1011= oscilador interno, oscilador HS utilizado por el USB (INTHS)

1010= oscilador interno, XT utilizado por USB el (INTXT)

1001= oscilador interno, CLKO en RA6, EC utilizado por el USB (INTCKO)

1000= oscilador interno, puerto en RA6, EC utilizado por el USB (INTIO)

0111= Oscilador EC, PLL permitido, CLKO en RA6 (ECPLL)

0110= Oscilador EC, PLL permitido, puerto en RA6 (ECPIO)

0101= Oscilador EC, CLKO en RA6 (EC)

0100 = Oscilador EC, puerto en RA6 (ECIO)

001x= oscilador XT, PLL permitido (XTPLL)

000x = oscilador de XT (XT)

 REGISTRO 2 DE CONFIGURACIN BAJO
DIRECCIN DEL BYTE 300002h)

BIT5 VREGEN: Bit de permiso del regulador interno de tensin del USB
1 = regulador de tensin del USB permitido
0 = regulador de tensin del USB inhabilitado

BIT 4-3 BORV1:BORV0: Bits de ajuste de la tensin de los resets por cada de tensin
11 = ajuste mnimo
.
..
00 = ajuste mximo

BIT 2-1 BOREN1:BOREN0: Bit de permiso del reset por cada de tensin
11= reset permitido en hardware solamente (SBOREN desactivado)
10= reset permitido en hardware solamente e inhabilitado en modo sleep (SBOREN desactivado)
01= reset permitido y controlado por software (SBOREN permitido)
00= reset desactivado en hardware y software
 BIT 0 PWRTEN: Bit de permiso del temporizador de inicio (PWRT)
1 = PWRT inhabilitado
0 = PWRT permitido
REGISTRO 2 DE CONFIGURACIN ALTO
DIRECCIN DEL BYTE 300003h)

BIT 4-1 WDTPS3:WDTPS0: Bits selectores del Postscaler del temporizador del perro guardin
1111 = 1:32,768 1110 = 1:16,384
1101 = 1:8,192 1100 = 1:4,096
1011 = 1:2,048 1010 = 1:1,024
1001 = 1:512 1000 = 1:256
0111 = 1:128 0110 = 1:64
0101 = 1:32 0100 = 1:16
0011 = 1:8 0010 = 1:4
0001 = 1:2 0000 = 1:1
BIT 0 WDTEN: Bit de permiso del temporizador del perro guardin
1 = WDT permitido
0 = WDT inhabilitado (el bit de control es SWDTEN)
 REGISTRO 3 DE CONFIGURACIN ALTO
DIRECCIN DEL BYTE 300005h

BIT 7 MCLRE: Bit de permiso del pin MCLR

1= pin MCLR permitido, pin RE3 inhabilitado
0 = pin RE3 permitido, pin MCLR inhabilitado

BIT 2 LPT1OSC: Bit de permiso de la potencia del oscilador Timer1

1 = Timer1 configurado como baja potencia
0 = Timer1 configurado como alta potencia

BIT 1 PBADEN: Bit de permiso del PORTB A/D

(Afecta al estado del reset de ADCON1. ADCON1controla la configuracin del pin PORTB<4:0>.)
1 = los pines PORTB<4:0> se configuran como canales de la entrada analgica en el reset
0 = los pines PORTB<4:0> se configuran como E/S digital en el reset
 BIT 0 CCP2MX: Bit CCP2 MUX
1 = la entrada-salida CCP2 se multiplexa con RC1
0 = la entrada-salida CCP2 se multiplexa con RB3

REGISTRO 4 DE CONFIGURACIN BAJO

(DIRECCIN DEL BYTE 300006h

BIT 7 DEBUG: Bit de permiso de la depuracin oculta

1 = depuracin oculta inhabilitada, RB6 y RB7configurados como pines E/S generales
0 = depuracin oculta permitida, RB6 y RB7 se dedica a eliminar errores en Circuito

BIT 6 XINST: Bit de permiso del sistema de instrucciones extendidas

1 = extensin del sistema de instruccin y modo de direccin indexado permitidos
0 = extensin del sistema de instruccin y modo de direccin indexado inhabilitados
(modo herencia)
BIT 5 ICPRT: Bit de permiso del puerto de programacin/depuracinen Circuito (ICPORT)
1 = ICPORT permitido
0 = ICPORT inhabilitado

BIT 2 LVP: Bit de permiso de un Slo-Proveedor ICSP

1 = Slo-Proveedor ICSP permitido
0 = Slo-Proveedor ICSP inhabilitado

BIT 0 STVREN: Bit de permiso de reset por desbordamiento superior/inferior de la pila

1 = Reset permitido
0 = Reset no permitido
Nota 1: Disponible solamente en los dispositivos PIC18F4455/4550 de 44 pines
con encapsulado TQFP. Borrar este bit en el resto de los dispositivos.
 REGISTRO 5 DE CONFIGURACIN BAJO
DIRECCIN DEL BYTE 300008h)

BIT 3 CP3: Bit de proteccin del cdigo

1 = el bloque 3 (006000-007FFFh) no es cdigo protegido
0 = el bloque 3 (006000-007FFFh) es cdigo protegido
BIT 2 CP2: Bit de proteccin del cdigo
1 = el bloque 2 (004000-005FFFh) no cdigo protegido
0 = el bloque 2 (004000-005FFFh) es cdigo protegido

BIT 1 CP1: Bit de proteccin del cdigo

1 = el bloque 1 (002000-003FFFh) no es cdigo protegido
0 = el bloque 1 (002000-003FFFh) es cdigo protegido

BIT 0 CP0: Bit de proteccin del cdigo

1 = el bloque 0 (000800-001FFFh) no es cdigo protegido
0 = el bloque 0 (000800-001FFFh) es cdigo protegido
 REGISTRO 5 DE CONFIGURACIN ALTO
DIRECCIN DEL BYTE 300009h)

BIT 7 CPD: Bit de proteccin del cdigo de los datos EEPROM

1 = la EEPROM no se protege
0 = la EEPROM se protege

BIT 6 CPB: Bit de proteccin del cdigo del bloque de arranque

1 = el bloque de arranque (000000-0007FFh) no se protege
0 = el bloque de arranque (000000-0007FFh) se protege
 REGISTRO 6 DE CONFIGURACIN BAJO
DIRECCIN DEL BYTE 30000Ah

BIT 3 WRT3: Bit de proteccin de la escritura

1 = el bloque 3 (006000-007FFFh) no hay proteccin contra la escritura
0 = el bloque 3 (006000-007FFFh) hay proteccin contra la escritura
BIT 2 WRT2: Bit de proteccin de la escritura
1 = el bloque 2 (004000-005FFFh) no hay proteccin contra la escritura
0 = el bloque 2 (004000-005FFFh) hay proteccin contra la escritura

BIT 1 WRT1: Bit de proteccin de la escritura

1 = el bloque 1 (002000-003FFFh) no hay proteccin contra la escritura
0 = el bloque 1 (002000-003FFFh) hay proteccin contra la escritura

BIT 0 WRT0: Bit de proteccin de la escritura

1 = el bloque 0 (000800-001FFFh) o (001000-001FFFh) no hay proteccin contra la escritura
0 = el bloque 0 (000800-001FFFh) o (001000-001FFFh) hay proteccin contra la escritura
 CONFIG6H: REGISTRO 6 DE CONFIGURACIN ALTO
(DIRECCIN DEL BYTE 30000Bh)

BIT 7 WRTD: Bit de proteccin de la escritura de datos EEPROM

1 = los datos EEPROM no tienen proteccin de escritura
0 = los datos EEPROM tienen proteccin de escritura

BIT 6 WRTB: Bit de proteccin de la escritura en el bloque de arranque

1 = el bloque de arranque (000000-0007FFh) no tiene proteccin de escritura
0 = el bloque de arranque (000000-0007FFh) tiene proteccin de escritura

BIT 5 WRTC: Bit de proteccin de la escritura en el registro de configuracin(1)

1 = registros (300000-3000FFh) no estn protegidos
0 = registros (300000-3000FFh) protegidos
 CONFIG7L: REGISTRO 7 DE CONFIGURACIN
BAJO (DIRECCIN DEL BYTE 30000Ch)

BIT 3 EBTR3: Bit de proteccin de lectura de tabla(1)

1 = el bloque 3 (006000-007FFFh) no protege contra la lectura en otros bloques
0 = el bloque 3 (006000-007FFFh) protege contra la lectura en otros bloques

BIT 2 EBTR2: Bit de proteccin de lectura de tabla

1 = el bloque 2 (004000-005FFFh) no protege contra la lectura en otros bloques
0 = el bloque 2 (004000-005FFFh) protege contra la lectura en otros bloques

BIT 1 EBTR1: Bit de proteccin de lectura de tabla

1 = el bloque 1 (002000-003FFFh) no protege contra la lectura en otros bloques
0 = el bloque 1 (002000-003FFFh) protege contra la lectura en otros bloques

BIT 0 EBTR0: Bit de proteccin de lectura de tabla

1 = el bloque 0 (000800-001FFFh) no protege contra la lectura en otros bloques
0 = el bloque 0 (000800-001FFFh) protege contra la lectura en otros bloques
 CONFIG7H: REGISTRO 7 DE CONFIGURACIN
ALTO (DIRECCIN DEL BYTE 30000Dh)

BIT 6 EBTRB: Bit de proteccin de lectura de tabla en el bloque de arranque

1 = el bloque de arranque (000000-0007FFh) no protege contra la lectura en otros bloques
0 = el bloque del cargador (000000-0007FFh) protege contra la lectura en otros bloques