Professional Documents
Culture Documents
COMPUERTA
El mtodo ms simple para mejorar el control de compuerta es agregar un capacitor al final de
la resistencia de terminal de compuerta, como se muestra en la figura siguiente.
La ventaja de este circuito es que el ngulo de retardo de disparo se puede
ajustar ms all de los 90.
Este retraso en la aplicacin de voltaje positivo en la compuerta se puede extender ms all del punto de90.
Aumentando mas el retraso
En la figura(a), un resistor ha sido insertado en la terminal de compuerta, lo que requiere que el capacitor se
cargue ms alto que 0.6 V para disparar el SCR. Con el resistor colocado, el voltaje del capacitor debe alcanzar un
valor suficientemente grande para forzar corriente suficiente (IGT ) a travs del resistor y al interior de la terminal
de la compuerta. Dado que C ahora debe cargarse un voltaje ms alto, la activacin se retrasa an ms.
Los fabricantes de SCR proporcionan curvas detalladas para ayudar al dimensionamiento de resistores y
capacitores para los circuitos de control de compuerta de la figura. En trminos generales, cuando estos circuitos
de control de compuerta se utilizan con una alimentacin 60 Hz ca, la constante de tiempo del circuito RC debe
caer en el rango de 1-30 ms. Es decir, para el circuito RC de la figura anterior, el producto (R1 + R2)C debe caer en
el rango de 1 10-3 a 30 10-3.
La figura que sigue se muestra una red RC doble para el control de compuerta. En este esquema,
el voltaje retardado a travs de C1 se utiliza para cargar a C2, lo que da como resultado un retraso
an mayor en la acumulacin del voltaje de compuerta. Los capacitores en figura por lo general
caen en el rango de 0.01 a 1F.
Para este circuito doble RC, la (R1 + R2)C1 debe caer en algn
lugar dentro de tal rango, y del mismo modo R3C2. Este
mtodo de aproximacin siempre ocasionar que el
comportamiento de disparo est dentro del estimado correcto.
Para determinados tamaos de capacitores, el ngulo mnimo de retardo de disparo (corriente de carga
mxima) est establecido por los resistores fijos R1 y R3, y el ngulo mximo de retardo de disparo
(corriente de carga mnima) se establece en gran parte por el tamao de la resistencia variable R2.
TEORA Y OPERACIN DE LOS UJT
El UJT es un dispositivo de tres terminales, las cuales se denominan como emisor, base 1 y base 2. El smbolo
esquemtico y las ubicaciones de las terminales se muestran en la figura. No es buena idea tratar de
relacionar mentalmente los nombres de las terminales del UJT con los nombres de las terminales del
transistor bipolar comn. Desde el punto de vista de la operacin del circuito, no existe analoga entre el
emisor de un UJT y el emisor de un transistor bipolar. Lo mismo sucede para la relacin entre las terminales
de base del UJT y la terminal base del transistor bipolar.
1. Cuando el voltaje entre el emisor y la base 1, VEB1, es menor que un cierto valor denominado
voltaje pico, Vp, el UJT est apagado, y no puede fluir corriente de E a B1 (IE = 0).
2. Cuando VEB1 excede a Vp, en una pequea cantidad, el UJT se dispara o se enciende. Cuando esto
sucede, el circuito de E a B1 se convierte en prcticamente un circuito cerrado y la corriente empieza a
surgir de una terminal hacia la otra. En virtualmente todos los circuitos UJT, la rfaga de corriente de E a
B1 es fugaz y el UJT rpidamente se revierte de regreso a la condicin de apagado.
Vp
Como lo muestra la figura , se aplica un voltaje cd externo entre B2 y B1, siendo B2 la terminal
ms positiva. El voltaje entre las dos terminales de base se simboliza mediante VB2B1, como se
indica. Para una tipo dado de UJT, el voltaje pico Vp ser un cierto porcentaje fijo de VB2B1 ms
0.6 V. Este porcentaje fijo se denomina el coeficiente de separacin intrnseco, o simplemente
coeficiente de separacin del UJT, y se simboliza como . Por esto el voltaje pico de un UJT
puede escribirse como :
Vp = VB2B1 + 0.6 V Ecuacin 5.1
donde 0.6 V es el voltaje directo de encendido a travs de la unin de silicio pn que existe entre
el emisor y la base 1.
Vp
Ejemplo 1
Si el UJT de la figura tiene un coeficiente de separacin
de = 0.55 y un voltaje aplicado externamente VB2B1
de 20 V, cul es el voltaje pico?
El capacitor comenzara a cargarse mediante el
Vp = 0.55120 V2 + 0.6 V = 11.6 V resistor RE en el instante en que el interruptor se
cierra. Dado que el capacitor est conectado
directamente entre E y B1, cuando el voltaje del
capacitor alcance 11.6 V el UJT se disparar
(suponiendo que = 0.55 como en el ejemplo1).
Esto permitir que la acumulacin de carga sobre
las placas de CE se descargue rpidamente a
travs del UJT. En la mayora de las aplicaciones
de UJT, esta rfaga de corriente de E a B1
representa la salida del circuito. La rfaga de
corriente puede utilizarse para disparar un
tiristor*, encender un transistor o simplemente
En este caso VEB1 tendra que exceder 11.6 V para desarrollar un voltaje a travs de un resistor
disparar al UJT. insertado en la terminal de base 1.
Curva caracterstica de corriente-voltaje de un UJT
Existe una cierta resistencia interna entre las dos terminales base B2 y B1. Esta resistencia es
aproximadamente de 5-10 K para la mayora de los UJT y se muestra como rBB en la figura . En la estructura
fsica de un UJT, la terminal de emisor hace contacto con el cuerpo principal del UJT en algn lugar entre la
terminal B2 y la terminal B1. De esta forma se crea un divisor de voltaje natural, dado que rBB se divide en dos
partes, rB2 y rB1. Esta construccin la sugiere el circuito equivalente en la figura (a). El diodo en esta figura
indica el hecho de que el emisor es material de tipo p, mientras que el cuerpo principal de un UJT es material
de tipo n. Por tanto, se forma una unin pn entre la terminal de emisor y el cuerpo del UJT.
El voltaje total aplicado VB2B1 se divide entre las dos resistencias internas rB2 y rB1. La parte del voltaje que
aparece a travs de rB1 est dada por :
Para disparar al UJT, el voltaje de E a B1 debe ser lo suficientemente grande para polarizar directamente al diodo de la
figura (a) y descargar una pequea cantidad de corriente en la terminal de emisor. El valor de VEB1 requerido para
lograr esto deber ser igual a la suma del voltaje de encendido directo del diodo ms la cada de voltaje a travs de
rB1, o para disparar el UJT.
Al comparar sta ecuacin se observa que el coeficiente de separacin slo es la proporcin de rB1 a la resistencia
total interna, o
Cuando el UJT se dispara, la resistencia interna de rB1 cae a prcticamente cero, permitiendo
que un pulso de corriente fluya desde la placa superior de CE a R1. Esto ocasiona que se
presente un pico de voltaje en la terminal B1, como se muestra en la figura (b).
Al mismo tiempo que se presente el pico positivo en la terminal B1, se presenta un pico con
tendencia negativa en B2. Esto sucede debido a que la caa repentina en rB1 ocasiona una
abrupta reduccin en la resistencia total entre VS y tierra, y un incremento consecuente en la
corriente a travs de R2. Este incremento en la corriente ocasiona una mayor cada de voltaje
a travs de R2, creando un pico con tendencia negativa en la terminal B2, como se ilustra en la
figura (c). En la terminal de emisor, se presenta una onda en forma de diente de sierra,
mostrada en la figura (d).
Ecuacin 5.4
que simplemente es la ley de Ohm aplicada al resistor de emisor. La cantidad VS - VV es el voltaje aproximado a
travs de RE despus del disparo. Esto es vlido ya que en el disparo, el voltaje de emisor a tierra cae a
aproximadamente VV (despreciando el pequeo voltaje a travs de R1).
cae a aproximadamente VV (despreciando el pequeo voltaje a travs de R1). La frecuencia de oscilacin de un oscilador
de relajacin del tipo mostrado en la figura anterior est dada de forma aproximada por
Ecuacin 5.5
Ejemplo
Circuito de disparo UJT sincronizado por lnea para un SCR
En la figura (a) se muestra el mtodo clsico para disparar un SCR con un transistor monounin. En este circuito, el
diodo zener ZD1 recorta la forma de onda V1 al voltaje zener (generalmente cercano a 20 V para uso con una fuente de
alimentacin de 120 V ca) durante el medio ciclo positivo de la lnea ca. Durante el medio ciclo negativo, ZD1 se polariza
directamente y mantiene a VS cercano a 0 V. La forma de onda de VS se muestra en la figura (b). Una vez que el voltaje
cd VS se ha establecido, lo cual ocurre muy pronto despus de cruzar cero hacia la parte positiva de la lnea de ca, CE
comienza a cargarse a travs de RE. Cuando CE alcanza el pico de voltaje del UJT, el UJT se dispara, creando un pulso de
voltaje a travs de R1. Esto dispara al SCR, permitiendo de este modo, el flujo de corriente a travs de la carga para el
resto del medio ciclo positivo. La forma de onda de VR1 y la forma de onda de VLD se muestran en la figura (c) y (d).